fyqt.net
当前位置:首页 >> 74ls192 >>

74ls192

74LS192是双时钟方式的十进制可逆计数器。(bcd,二进制)。 ◆ CPU为加计数时钟输入端,CPD为减计数时钟输入端。 ◆ LD为预置输入控制端,异步预置。 ◆ CR为复位输入端,高电平有效,异步清除。 ◆ CO为进位输出:1001状态后负脉冲输出, ◆ BO为借位...

74ls160是四位十进制同步计数器,直接清除,清除脉冲为低电平。有使能端P,使能端T,使能端为高电平时,时钟脉冲的上升沿计数。有一个动态进位位,高电平有效。74ls192是四位十进制同步可逆计数器。清除脉冲高电平有效。双时钟,即加计数时钟和...

74LS192的load端是并行置数端,低电平有效,当此端子接低电平时,192计数器会将ABCD四个输入端的数据送至192的四个输出端QA~QD,例如ABCD为0011,给load端施加一低电平时,则192的四个输出端QA~QD就变为了0011; 74LS192的clr端是清零端,高电平...

74ls193是4位二进制同步可逆计数器(双时钟)。74ls192是4位十进制同步可逆计数器(双时钟)。

只是有点不同而已的了,置数和输出的引脚是一样的,不同的是,192的加法和减法计数是有两个输入引脚,而190只有一个,加法和减法是通过另外一个引脚高低电平控制的,192有一个复位引脚,190没有,但190有一个使能端。两个IC的12和13脚也是不同的...

在软件安装路径的Library》Texas Instruments》TI Logic Counter.IntLib,如图:

如图所示

74LS192是属8421BCD码的十进制计数器,其功能真值表如表4所示。其中MR是异步清零端,高电平有效。PL(———)是并行置数端,低电平有效,且在MR=0有效。CPU和CPu是两个时钟脉冲,当CPd=1,时钟脉冲由CPU端接入。并且MR=0,PL(———)=1时,74LS192处于...

将置数端接低电平即可置数, 可以用一个反馈信号来控制置数端输入的电平高低,从而能控制置数功能。 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路,或数字系统。由于它具有逻辑运算和逻辑处理功能,所以又称数字逻辑电路。...

网站首页 | 网站地图
All rights reserved Powered by www.fyqt.net
copyright ©right 2010-2021。
内容来自网络,如有侵犯请联系客服。zhit325@qq.com